コンピュータにおける処理について、実施可能性違反とした審決が維持されました。最後に審判手続きについて付言がなされています。
　本願明細書には，「複数のプロセッサコア」という分散された環境に備えられた 「プレディケート予測器」において行われる「プレディケート命令の出力」の「予 測」処理の内容に関し，【００２６】ないし【００２９】の記載があり，ここには， 「概略プレディケート経路情報」を用いて，２つの履歴レジスタ，すなわち，コア ローカル履歴レジスタとグローバル分岐履歴レジスタを生成し，それを用いて「プ レディケート命令の出力」の予測を行うこと（【００２６】，【００２７】），並びに，上記グローバル分岐履歴レジスタに対応するグローバル履歴レジスタとして， 「コアローカルプレディケート履歴レジスタ」を用いる実施例（【００２８】，図 ６Ａ）及び「グローバルブロック履歴レジスタ」を用いる実施例（【００２９】， 図６Ｂ）が記載されている。 しかし，上記記載からは，「概略プレディケート経路情報」からコアローカル履 歴レジスタとグローバル分岐履歴レジスタという二つの履歴レジスタをどのような 処理により分けて生成するのか，また，当該二つの履歴レジスタをどのような処理 により「プレディケート命令の出力」の「予測」において使い分けるのか，さらに，上記二つの履歴レジスタを用いた「プレディケート命令の出力」の「予測」を信頼性の高く正確なものとするために「概略プレディケート経路情報」として具体的に どのような内容が必要とされるのか，把握することはできない。 したがって，本願明細書の上記記載から，「複数のプロセッサコア」という分散 された環境に備えられた「プレディケート予測器」において，信頼性の高いプレディケートの正確な予測に役立ち得るプレディケート履歴を生成し，コア間の通信を最小にするために，「概略プレディケート経路を表す情報」に基づく「予測」の処 理が具体的にどのように行われているのか明らかであるということはできない。 そして，当業者にとって，本願の優先日当時の技術常識に基づき，「複数のプロ セッサコア」という分散された環境に備えられた「プレディケート予測器」において，信頼性の高いプレディケートの正確な予測に役立ち得るプレディケート履歴を生成し，コア間の通信を最小にするために，「概略プレディケート経路を表す情報」に基づいて行われる「予測」の処理内容が自明であることを認めるに足りる証拠はない。 そうすると，本願明細書の発明の詳細な説明は，当業者が，「複数のプロセッサ コア」という分散された環境に備えられた「プレディケート予測器」において，信頼性の高いプレディケートの正確な予測に役立ち得るプレディケート履歴を生成し，コア間の通信を最小にするために，「概略プレディケート経路を表す情報」に基づいて行われる「予測」の処理内容を理解することができるように記載されているということはできない。 エ 以上によれば，本願明細書の発明の詳細な説明は，「複数のプロセッサコ ア」という分散された環境において，「プレディケート予測器」が「概略プレディケート経路を表す情報」に基づいて「プレディケート命令の出力を予測する」とい う処理を行うことにより，信頼性の高いプレディケートの正確な予測に役立ち得るプレディケート履歴を生成することができ，同時にコア間の通信を最小にするとい う作用効果を奏するコンピューティングシステムを製造し，使用することができる 程度に記載されていない。 したがって，本願明細書の発明の詳細な説明は，当業者が本願発明１の実施をす ることができる程度に明確かつ十分に記載したものということはできない。
(3) 原告の主張について
ア 原告は，本願明細書には，1)対象のアーキテクチャは，ＥＤＧＥアーキテク チャのようなハイブリッドなデータフローのアーキテクチャであること，2)コンパ イラが，各ブロックの分岐命令に，プログラム内での分岐命令の順序にしたがって， ３ビットの「終了コード」（「出口コード」ともいう。）を割り当てること，3) 「概略プレディケート経路情報」は，コンパイラによって，分岐命令に符号化され， 特定のブロックの具体的な分岐を識別可能であること，4)予測器が，分岐命令に符号化された「概略プレディケート経路情報」を用いてプレディケート予測を行うことが記載されているところ，ＥＤＧＥアーキテクチャにおいて，分岐命令に出口を 識別する例えば３ビットの識別子を割り当て，それを分岐命令に符号化することは， 本願の優先日前に技術常識であったから，当業者であれば，本願の「概略プレディ ケート経路情報」は，出口を識別する例えば３ビットの「終了コード」として分岐 命令に符号化された情報であると理解し，コンパイルのタイミングでコンパイラに よって，分岐命令の分岐先を，例えば３ビットの終了コードで表した形式で，分岐命令に符号化された情報であり，予測器によってプレディケート予測に用いられる 情報であると理解する旨主張する。 イ しかし，原告が挙げる甲９（「Ａｎａｌｙｓｉｓ ｏｆ ｔｈｅ ＴＲＩＰ Ｓ Ｐｒｏｔｏｔｙｐｅ Ｂｌｏｃｋ Ｐｒｅｄｉｃｔｏｒ」平成２１年４月）及 び甲１０（「Ｄｉｓｔｒｉｂｕｔｅｄ Ｍｉｃｒｏａｒｃｈｉｔｅｃｔｕｒａｌ Ｐｒｏｔｏｃｏｌｓ ｉｎ ｔｈｅ ＴＲＩＰＳ Ｐｒｏｔｏｔｙｐｅ Ｐｒｏｃ ｅｓｓｏｒ」平成１８年１２月）は，ＥＤＧＥアーキテクチャの一例である「ＴＲ ＩＰＳ」という特定のアーキテクチャについて，「分岐命令に出口を識別する例え ば３ビットの識別子を割り当て，それを分岐命令に符号化すること」を記載したも のにすぎず，ＥＤＧＥアーキテクチャ一般について記載したものではない。したが って，上記証拠（甲９，１０）から，本願の優先日前に「ＥＤＧＥアーキテクチャ において，分岐命令に出口を識別する例えば３ビットの識別子を割り当て，それを 分岐命令に符号化すること」が技術常識であったと認めるに足りず，他にこれを認 めるに足りる証拠はない。 ウ また，前記イの点を措き，仮に当業者において，本願明細書の「概略プレデ ィケート経路情報」は，出口を識別する例えば３ビットの「終了コード」として分 岐命令に符号化された情報であると理解し，コンパイルのタイミングでコンパイラ によって，分岐命令の分岐先を，例えば３ビットの終了コードで表した形式で，分岐命令に符号化された情報であり，予測器によってプレディケート予測に用いられ る情報であると理解したとしても，本願発明１の「概略プレディケート経路を表す情報」に相当する「概略プレディケート経路情報」について，1)そのデータ形式， 2)その形式に「終了コード（出口コード）」という，本願明細書全体の記載から見 ても内容が不明なコードが関連していること，3)分岐命令への符号化という処理が コンパイラによってされること，4)予測器によるプレディケート予測に用いられる ことが把握できるにすぎず，「出口を識別する例えば３ビットの「終了コード」と して分岐命令に符号化された情報」が，「プレディケート命令の出力」の「予測」を信頼性が高く，正確なものとする上で，具体的にどのような内容のものであるの かを把握することはできない。 したがって，「複数のプロセッサコア」という分散された環境に備えられた「プ レディケート予測器」において，信頼性の高いプレディケートの正確な予測に役立 ち得るプレディケート履歴を生成し，コア間の通信を最小にするために，「概略プ レディケート経路を表す情報」に基づく「予測」の処理が具体的にどのように行わ れているのかが，明らかであるということはできない。
(4) 小括
以上によれば，本願明細書の発明の詳細な説明は，当業者が本願発明１の実施を することができる程度に明確かつ十分に記載したものということはできないから，本願発明１を特許請求の範囲に含む本願は，拒絶すべきものである。
・・・・
以上によれば，原告の本訴請求は，その余の点について判断するまでもなく，理 由がないから，これを棄却することとして，主文のとおり判決する。 本件審決は，最終的な結論において誤りはなかったことから，取り消すべきもの とはされなかったが，以下の問題があるから，事案に鑑み，本件審決書について付 言する。まず，本件審決は，その判断において，平成２５年９月６日付けで通知し た拒絶理由及び同年１２月２７日付けでした拒絶査定の内容を引用した上で，本願 発明が，拒絶査定で示された理由を解消しているか否かを判断するという体裁で， しかも，前記第２の３のとおり，本件補正前の請求項と本件補正後の請求項が混在 したまま，審決の理由を示している。しかし，本件審決における判断対象は，本件 補正後の請求項であり，本件補正後の本願発明に拒絶理由が存在するか否かを判断 すべきである。また，本件審決におけるサポート要件に係る判断は，その結論部分 において，本件補正後の請求項の全てについてサポート要件を満たさない旨判断し ていながら，本件補正後の請求項１についてしかその具体的理由が言及されておら ず，実施態様の異なる他の請求項についても，サポート要件を満たさないことにな る理由は，何ら具体的に述べられていない。以上のとおり，本件審決書は，適切と はいい難いものであって，判断対象を明確にして，結論を導くに足りる理由を示す ことが望まれる。

◆判決本文